OldComp.cz

Vývody ostatních hradel nebudou třeba, ty už máš zmapované? Jakou formou ty vývody popsat? Ve Tvém souřadném systému se asi nevyznám, stačilo by vykreslit vývody do obrázku hradla, že by sis to z toho převzal?

_________________
i++ (INC) increment
i-- (DEC) decrement
i@@ (EXC) excrement

Obrazek by asi stacil. Idelani kdyz by jsi pochopil muj system a nasledne by jsi to mohl po mne zkontrolovat.

treba takto ted mam definovan F433
F433
OR-NAND-1-3
C1,1,8,I,IN3
C1,3,8,I,IN2
C2,1,8,I,IN1
C2,3,8,I,IN4
C2,3,6,O,OUT
C1,1,8,D1
C1,3,8,D1
C2,1,8,D1
C2,3,8,D1
C1,1,13
C1,3,13
C2,2,4
C2,1,13
C1,1,6D1R6U1
C1,1,6D1R5D3R1D1
C1,3,6R2
C1,2,11R4

prvni radka je nazev
druha radka je popis ktery jsem vzal od tebe
pak nasleduji definice vyvodu a po nich nasleduje definice jiz propoju. Pozdeji poslu nejaky F6xx aby jsi videl ze u ted F6xx neprepisuji vse ale jen pripojovaci misto (to poslu asi zitra)

Jinak jak se to pocita. C znamena Cell. Zatim je cislo bunky, zaciname 1 a jdeme doprava. Takze C1,1,8,I,IN3
znamena prvni bunka, uvnitr teto bunky je to prvni sloupec, osmy radek shora. Je to I - input a nazval jsem to IN3.

C2,3,6,O,OUT - druha bunka zleva. Uvnitr bunky je to treti sloupec, sesty radek. Je to vystup.

Proste cislo za C je vetsinou 1 az 8. Nasledujici cislo muze byt jen 1 az 3. Dalsi 1 az 15. Jsou to souradnice v bunce.

Co ale s tím, že se používají i alternativní vstupy a výstupy? Protože jsou v buňce vnitřně propojené některé segmenty, tak např. jako vstup IN používají nejen řádek 8, ale i přípojná místa v řádcích 1, 9 a 16. A když je ten signál rozvedený i jinam, tak použijí kterýkoliv z pinů s tím signálem.

V té definici by měly být nadefinované všechny alternativy, kde se dá na ten signál napojit.

_________________
i++ (INC) increment
i-- (DEC) decrement
i@@ (EXC) excrement

Nejdulezitejsi je aby pripojovaci bod byl prokov01. Ostatni body se definuji doplnenim treba takto "C1,1,8,D1" . To udela ze vsechny
G1 a G3 (celkem 4 body) jsou plate pripojovaci body.

C1,1,8,I,CLK
C2,1,5,I,DATA
C7,2,10,O,/OUT
C8,3,6,O,OUT
C1,1,8,D1
C2,1,5,D1TD5BD1
C7,2,5,D1TD5BD1
C8,3,5,D1TD5BD1

nebo "C8,3,5,D1TD5BD1" zase zajisti ze cesta v layer2 co vede klidne pres tento modul se spoji s vystupem. To kresleni cest bych asi zatim delal ja ale potrebuji vedet kde je pravy bod pripojeni.

Ale v realu pripojovaci bod neni vzdy prokov 01. A 'pravy' pripojovaci bod kazde bunky uz je dokumentovany v soubory data.txt.
Ja jsem netvrdil, jestli se v minulosti rikalo, ze se vnitrky hradel kreslit budou nebo nebudou. Me jen pripada smysluplnejsi, aby vnitrni struktura hradel byla popsana v oddelenem souboru. A to domluvene bylo. Proto se IHMO delana analyza funkce atd. V kazdem pripade, pokud by jsi chtel oboji data spojit, tak mi predem rekni, abych si mohl zkopirovat posledni verzi propoju. Dal bych asi udrzoval ten soubor u sebe. Pro import do magicu zapojeni bunek uz nepotrebuji, ted uz je to hotove.
Jinak nic nebrani kdykoliv udelat vystup jako kombinaci obojiho tak, aby vystupem bylo kompletni el. zapojeni cipu.

_________________
Sharp MZ-800++, MZ-1500++, MZ-2500++, SM-B-80T, MK-14_replica, HP-85, ZX-80+replica, ZX81, ZX-Spectrum+replica++, PMI-80+replica, SAM coupe++, PMD-85-2A+3, Didaktik-M, SORD-M5, TI-57, TI-59+PC-100, TI99/4A, ZetaV2+ppp, ZX-uno, Petr

Dokončeno rozpitvání čítače. Zde je kompletní balík s definicemi všech hradel. Zrušilo se 7 hradel NOT16-NOT16 (protože to byly části čítačů), nahradilo se FND1 -> F961A první řádek čítače, FND4 -> F961B druhý řádek čítače. Ve vzorníku jsem nechal čítač vcelku jako jedno hradlo. Jsou tam obrázky 2 hradel, střídal jsem je kvůli čitelnosti. V horním řádku buněk je 1. a 3. bit čítače, ve spodním řádku je 2. a 4. bit čítače. Ve schématu čítače jsem prefixem $_ označil interní signály hradla.

Nějak zatím nemám představu, jak ty řádky od sebe oddělit a nadefinovat vstupy/výstupy, protože se tam musí zařadit i ty spoje mezi řádky, je tam toho moc a některé stejné signály jdou několikrát nahoru a dolů, tak nevím ani jak by se odlišily. .... A hlavně na to teď už nemám sílu. .... Kdyby chtěl někdo ty I/O vyčíst, tak schéma jsem se snažil udržovat tak, aby rozmístění tranzistorů odpovídalo rozložení buněk, a pokud možno i signály aby se blížily skutečnému rozmístění. Ve vzorníku je obrázek buněk s čísly tranzistorů, tak pomocí toho by mělo být snáz dohledatelné jaký je kde signál.

Tady je úplný balík: http://www.uschovna.cz/zasilka/ITBE3SI4DJXSASC6-BV3/
a tady jen samotná textová definice a obrázek se vzory a schématy (kdyby se někomu nechtělo stahovat celých 500 MB): http://www.uschovna.cz/zasilka/ITZUYF39IKLCW6LI-A9H/

EDIT: Až po odeslání všeho mi došlo, že jsem sice opravil chybu s tranzistorem v F616, ale zapomněl jsem updatovat schéma v obrázku vzorníku. A ta samá chyba je i v hradle F666, tak na to upozorňuji - v hradlech F616 a F666 je tranzistor T16 chybně připojený na vstup /SET místo na GND.

_________________
i++ (INC) increment
i-- (DEC) decrement
i@@ (EXC) excrement

Microlane dalsi varka na opravu.

515,362 Na souradnicich x=515 , y=362 konci spoje ane neni zde prokov via12, coz je blbost.
79,634 Na souradnicich x=79 , y=634 konci spoje ane neni zde prokov via12, coz je blbost.
363,634 Na souradnicich x=363 , y=634 konci spoje ane neni zde prokov via12, coz je blbost.
493,805 Na souradnicich x=493 , y=805 jsou oba prokovy soucasne, coz je blbost.
107,838 Na souradnicich x=107 , y=838 je prokov via01 ale zadna cesta ve vrstve1, coz je blbost. obsahuje:S1
121,839 Na souradnicich x=121 , y=839 jsou oba prokovy soucasne, coz je blbost.
493,839 Na souradnicich x=493 , y=839 jsou oba prokovy soucasne, coz je blbost.
75,872 Na souradnicich x=75 , y=872 je prokov via01 ale zadna cesta ve vrstve1, coz je blbost. obsahuje:S1
89,873 Na souradnicich x=89 , y=873 jsou oba prokovy soucasne, coz je blbost.
493,873 Na souradnicich x=493 , y=873 jsou oba prokovy soucasne, coz je blbost.
493,907 Na souradnicich x=493 , y=907 jsou oba prokovy soucasne, coz je blbost.

Ne vse v seznamu jsem prosel ale prvni jsou opakujici se chyby. Budto se nedotykas layer2 nebo jsi dal prokov01 na misto kde je spravne via12. Na vsech mistech to spravne vypada tak ze nahore je via01 jde se dolu o bod, pak je via12 a jdes na layer2, pak se jde dolu o pet bodu. Nasledne via12 na layer1 a pak o bod dolu. Da se rici ze bod styku je ve vrstve2.

Tak jsem upgradoval na dnesni gdg_gate.csv, vse funguje. Uz neni ani 600 propoju co nikomu nepatri. Vse je podle souradnic ten F961. Takze po jeho alespon castecnem doplneni to zmizi. Uz ted ale muzeme premyslet o dalsi fazi "lusteni". Samozrejme budeme stale toto zdokonalovat ale prejdeme na opusteni vlastni desky a zacneme s logickym zapojenim.

Samozrejmne to bude delat stejny program ale chci generovat uz textove vystupy a ty zpracovavat.

Panda chci se zeptat zda planujes jeste upravovat gdg_gate.csv. Myslim ze jestli tam neni zadna chyba tak uz asi bude konecny, ze?

Pak bych si ho zmenil z "1;1;1;F101 NOT-NOT" na "1;1;1;F101;NOT-NOT" a pridal dalsi sloupec. Ten sloupec bude jmeno casti kam modul patri - asi bych to nazval 'skupina'. Treba skupina 'main divider' bude obsahovat hlavni delic /4 ci /5 a dalsi skupina bude 'horizontalni citac' nebo 'vertikalni citac'.

Předpokládám že z mé strany už není důvod měnit gdg_gate.csv. Možná budou chyby ve schématech, což tu definici neovlivní. A případné drobné opravy se dají udělat i ručně v hotovém souboru.

_________________
i++ (INC) increment
i-- (DEC) decrement
i@@ (EXC) excrement

Posledni várku chyb, jsem neshledal býti chybami. Přijel jsem až teď z cest a už se mě to nechtělo. Ale nakonec mě to nedalo a naťukal jsem prvních 5 "chyb" , ale jsou to L2 I/O do buněk, kterých je tam spousty a autové chyby už dokonale vychytal Milan, alespoň jsem o tom přesvědčen.

Jinak samozřejmě gratulace k F961

P.S. Vždycky jsem si myslel, že 4 bitový čítač jsou 4 obyčejné děličky dvěma....

_________________
TEMS-49, PMI-80, rep. MK14, ZX81, ZXspectrum+, TI58, MZ-800

Tech autovych tam moc neni. Ty nevidis ty dokreslene pripojovaci spoje modulu a tak se ti to zda spatne ale ono jich je opravdu malo. Jinak to co opravoval Uunek byla chyba mimo bunku - toto je v bunce, proto se to nedalo drive identifikovat.

Ted citac F961 je synchronni a proto je tak slozity. To co popisujes ty je asynchronni citac - ten nemeni stav na vystupu soucasne.

----------

Takto vypada jedna cesta
3 G1 IN1 I 47 127
3 G2 IN2 I 129 127
3 G1 IN I 463 195
3 G1 IN1 I 51 263
3 G1 IN1 I 219 331

toto je jina
240635 D12 /OUT O 24 635
240635 G1 CLK I 27 671
240635 G1 CLK I 27 705
240635 G1 CLK I 27 739
240635 G1 CLK I 27 773
240635 G1 CLK I 27 807
240635 G1 CLK I 27 841
240635 G1 CLK I 27 875
240635 G1 CLK I 27 909

dalsi
350431 G2 IN2 I 25 433
350431 S3 /OUT O 35 436
350431 G2 IN2 I 37 467
350431 G2 IN2 I 25 501

tento vypis se jeste neda pouzit na rychle dekodovani ale kdyz rozsirim vnitrni tabulky o dalsi pripravene polozky, tak dostanu cca 5100 radku co popisuji co kam vede. Kazdopadne tam jsou obcasne chyby, je nesmysl mit 2x out v jednom spoji.

No jo, ale podle obrázku tam ty vias jsou, potom je to teda ještě součást propojů a nebo máte tu figuru nedostatečně definovanou

//ale každopádně takovéto chyby se mohou opravovat až na sloučené desce

_________________
TEMS-49, PMI-80, rep. MK14, ZX81, ZXspectrum+, TI58, MZ-800

nebo taky žádný, to jsou další logické chyby, které lze strojově odhalit a pak z5ně ručně najít a opravit v propojích

//vidím, že cestář jde cestou necestou až na samý konec v substrátu

_________________
TEMS-49, PMI-80, rep. MK14, ZX81, ZXspectrum+, TI58, MZ-800

Problem citacu F961 jsem vyresil tak, ze cele hradlo mam definovane jako dvouradkove o rozmerech 27 sloupcu. Muzu tak kreslit vnitrni propoje v hradle jako jeho soucast. To co prochazi skrze hradlo nebo se na nej napojuje je soucasti propoju a do vnitrni struktury nezasahuje. To, ze je hradlo na vice radcich nicemu neprekazi.
P.S.: Ten citac je fakt 'masakr'. Ale Pando, dobra prace.

_________________
Sharp MZ-800++, MZ-1500++, MZ-2500++, SM-B-80T, MK-14_replica, HP-85, ZX-80+replica, ZX81, ZX-Spectrum+replica++, PMI-80+replica, SAM coupe++, PMD-85-2A+3, Didaktik-M, SORD-M5, TI-57, TI-59+PC-100, TI99/4A, ZetaV2+ppp, ZX-uno, Petr

No a teď už jen změnit řádky na něco takovýho: 240635 IN1 NANDxxx

a je to, ne?

_________________
TEMS-49, PMI-80, rep. MK14, ZX81, ZXspectrum+, TI58, MZ-800