Ahoj,
nejnovejsi verze parseru je zde a myslim si, ze umi predvadet docela zajimave veci
https://www.ordoz.com/gdg2vhdl/4.0/Mikesova data ( testGDG_mod.spice a testGDG_mod_exp.txt), pripadne optimalne Radkova data (cesty_blok.txt):
- syntaxni a elektricka kontrola dat
- vystup do plneho, nebo zjednoduseneho VHDL
- vyhledani zdroju k libovolnemu netu
Mikesova data je potreba nacist vzdy - mam je jako referencni. Pokud se pres -r nactou radkova data, tak se pak vsechny vyse zminene operace vykonavaji nad nimi.
Pokud uz jsou nactena Radkova data, tak je navic mozne udelat dva typy porovnani obou modelu.
parts - projde porty vsech soucastek a vypise ty, ktere jsou napajeny z jineho zdroje
nets1 - podle Mikesova netlistu provede kompletni** porovnani jednoznacne identifikovatelnych cest *
nets2 - zdrojem je Radkuv netlist
* jednoznacne identifikovatelne cesty jsou vsechny, krom tech, ktere jsou napajeny z internich zdroju, protoze u Radka je nelze lokalizovat
** cesty vedouci do internich pinu neleze spravne kontrolovat, protoze u Radka tyto interni piny neumime jednoznacne identifikovat
Protoze se oba zdroje lisi cislovani zamenitelnych portu u nekterych soucastek, tak je mozne provest unifikaci dat pomoci -u:
none - data zustavaji v puvodni podobe (predpoklada se, ze je poradi portu shodne)
spice - vse se unifikuje podle Mikese
rsuk - vse se unifikuje podle Radka
V porovnavacich vystupech je vzdy zobrazena Radkova i Mikesova lokalizace.
Na konci porovnani parts je vypsana tabulka poctu rozdilnych soucastek a celkoveho poctu soucastek daneho typu.
Aktualni sumarni vysledky testu parts:
COMPARE CONNECTIONS DONE: 268 ERROR(S), 5103 OK
F100: 5/123
F101: 5/67
F104: 2/16
F105: 1/28
F111: 1/47
F112: 1/12
F114: 5/12
F202: 1/104
F204: 24/26
F303: 16/90
F304: 1/49
F421: 1/18
F423: 1/2
F424: 49/179
F433: 1/8
F434: 1/15
F601: 2/83
F615: 9/35
F635: 1/12
Aktualni sumarni vysledky testu nets1:
COMPARE NETS DONE: 68 ERROR(S), 9 IGNORED, 1910 OK
Takhle provedu porovnani nets1 + unifikaci na SPICE data
Kód:
./gdg2vhdl -r cesty_blok.txt -u spice -c nets1 >rozdily.txt
Takhle provedu porovnani nets1 + unifikaci na RSUK data
Kód:
./gdg2vhdl -r cesty_blok.txt -u rsuk -c nets1 >rozdily.txt
Kód:
gdg2vhdl, ver. 4.0
Usage:
gdg2vhdl [OPTION?] - convertor of GDG spice files to VHDL
Help Options:
-h, --help Show help options
Application Options:
-s, --spice=filepath source SPICE file (testGDG_mod.spice)
-n, --nets=filepath source Netlist file (testGDG_mod_exp.txt)
-o, --output=output_file output file - using stdout if is not set
-l, --vhdl create VHDL entity GDG_internal (default)
-p, --path=net_name show path to destination net
-e, --path-elements=net_name show elements of path to destination net
-d, --vhdl-path=net_name create VHDL entity for destination net
-v, --path-verbose path verbose mode
-z, --optimized create optimized output (no buffers and use logic primitives)
-m, --module-name=GDG_internal VHDL module name
-i, --nonstop non stop on connection errors
-u, --unification=<none,spice,rsuk> unification of port order
-r, --rsuk=filepath load RSUK netlist
-c, --compare-method=<parts, nets1, nets2> compare RSUK and SPICE netlist
Aktualni rozdily
https://www.ordoz.com/gdg2vhdl/4.0/diff_nets1_spice.txthttps://www.ordoz.com/gdg2vhdl/4.0/diff_parts_spice.txtPokud necemu nebudete rozumet, tak mi zavolejte.
Michal