OldComp.cz
http://www.oldcomp.cz/

GDG foto cipu
http://www.oldcomp.cz/viewtopic.php?f=133&t=6911		 Stránka 70 z 100
Autor:  Mikes21 [ 31.05.2019, 22:27 ]
Předmět příspěvku:  Re: GDG foto cipu
Takze, jestli to chapu dobre, tak zapis:
Kód:
Different power source on 'xF105_155_27' (B4102-150-26) @ I:
   NET F100_85_22_in => F105_153_27 @ OUT2
   NET 590467 => F105_153_27 @ OUT

znamena, ze je v definici F105 prohozene OUT a OUT. OUT znamena prvni vystup - negovany, OUT2 je druhy vystup, znamena 2x nagovany.
Potom:
Kód:
Different power source on 'xF433_16_25' (B3663-15-24) @ I2:
   NET F100_17_22_in => F641_13_26 @ OUT
   NET 870739 => F641_13_26 @ OUT2


ze F641 ma OUT prvni vystup - negovany, OUT2 druhy vystup, 2x negovany, pozitivni, ale za bufferem.

Takze to, prosim, prohod pri testu. Co pak zbyde?
Pak je tam jeste:
Kód:
Different power source on 'xF635_81_20' (B2966-78-19) @ I:
   NET F635_81_19_clk => F100_122_14 @ OUT
   NET const_VDD => const_VCC

to nevim. Jak mam ten zapis presne chapat? Ja Vcc nepouzivam. Drzim se zvyklosti pouzivat Vdd.
Autor:  chaky [ 01.06.2019, 00:13 ]
Předmět příspěvku:  Re: GDG foto cipu
Kód:
Different power source on 'xF105_155_27' (B4102-150-26) @ I:
   NET F100_85_22_in => F105_153_27 @ OUT2
   NET 590467 => F105_153_27 @ OUT


Vyse zmineny kus vypisu znamena, ze soucastka xF105_155_27 (B4102-150-26) ma port "I" pripojen u tebe na net s nazvem "F100_85_22_in", ktery ma zdroj napeti "F105_153_27 @ OUT2" a Radek ma tento pin pripojen na net s nazvem "590467", ktery ma zdroj napeti "F105_153_27 @ OUT" - duvodem k tomu proc parser krici je vzdy rozdilny zdroj napeti.

Nasledujici kus vystupu rika, ze ty mas 'xF635_81_20' (B2966-78-19) @ I pripojeno pres net NET F635_81_19_clk ke zdroji F100_122_14 @ OUT, zatom co Radek to ma pres pripojeno ke konstante "1" u niz u mne ruznyma bugfixama vzniknul net s nazvem const_VDD s Radkovym nazvem pinu const_VCC.

Kód:
Different power source on 'xF635_81_20' (B2966-78-19) @ I:
   NET F635_81_19_clk => F100_122_14 @ OUT
   NET const_VDD => const_VCC
Autor:  chaky [ 01.06.2019, 00:52 ]
Předmět příspěvku:  Re: GDG foto cipu
Napsal mi Radek, abych jeste zkusil prehodit OUT a nOUT u F105 a vysledek je nasledujici:

(gdg2vhdl je nyni ve ver. 4.2 https://www.ordoz.com/gdg2vhdl/4.0/ )

Kód:
gdg2vhdl, ver. 4.2
gdgelements_init() - initialised 43 elements
gdgparts_init() - initialised 1473 parts
gdgnets_init() - initialised 1987 nets
rsuk_gdgparts_init() - initialised 1473 parts
rsuk_gdgnets_init() - parsed 5563 input rows
rsuk_gdgnets_init() - initialised 1985 nets
Using RSUK data!
COMPARE - ELEMENTS
COMPARE ELEMENTS DONE WIDTH: 0 ERROR(S)
COMPARE - NETS
NETPOINTS DIFFERENCE betwen nets F601_79_22_CLK and 3280737:
   xF102_77_22 (B3266-74-21) @ O [2]        xF102_77_22 (B3266-74-21) @ O [2] 
   xF601_70_22 (B3259-67-21) @ CLK [2]      xF601_70_22 (B3259-67-21) @ CLK [2]
   xF601_79_22 (B3268-76-21) @ CLK [2]      xF601_79_22 (B3268-76-21) @ CLK [2]
   xF601_75_24 (B3568-72-23) @ CLK [2]      xF601_75_24 (B3568-72-23) @ CLK [2]
   xF601_73_25 (B3718-70-24) @ CLK [2]      xF601_73_25 (B3718-70-24) @ CLK [2]
   xF601_77_25 (B3722-74-24) @ CLK [2]      xF601_77_25 (B3722-74-24) @ CLK [2]
   xF601_70_26 (B3867-67-25) @ CLK [2]      xF601_74_26 (B3871-71-25) @ CLK [2]
   xF601_74_26 (B3871-71-25) @ CLK [2]      -----------------------------------
   xF601_77_26 (B3874-74-25) @ CLK [2]      -----------------------------------


NETPOINTS DIFFERENCE betwen nets F105_19_26_in and 3110193:
   xF961_61_7 (B0970-58-6) @ O1 [10]      xF961_61_7 (B0970-58-6) @ O1 [10] 
   xF612_131_7 (B1038-126-6) @ I [1]      xF612_131_7 (B1038-126-6) @ I [1] 
   xF105_19_26 (B3818-18-25) @ I [1]      xF105_19_26 (B3818-18-25) @ I [1] 
   ---------------------------------      xF601_70_26 (B3867-67-25) @ CLK [2]
   ---------------------------------      xF601_77_26 (B3874-74-25) @ CLK [2]


NETPOINTS DIFFERENCE betwen nets F100_17_22_in and 950773:
   xF641_13_26 (B3812-12-25) @ O [3]       xF641_13_26 (B3812-12-25) @ O [3]
   xF100_17_22 (B3208-16-21) @ I [1]       xF423_19_23 (B3362-18-22) @ I1 [1]
   xF424_14_24 (B3509-13-23) @ I1 [1]      xF304_11_24 (B3506-10-23) @ I2 [2]
   xF424_16_24 (B3511-15-23) @ I2 [2]      xF424_14_24 (B3509-13-23) @ I4 [4]
   xF433_16_25 (B3663-15-24) @ I2 [2]      xF424_16_24 (B3511-15-23) @ I3 [3]


NETPOINTS DIFFERENCE betwen nets F423_19_23_in1 and 870739:
   xF641_13_26 (B3812-12-25) @ nO [4]      xF641_13_26 (B3812-12-25) @ nO [4]
   xF423_19_23 (B3362-18-22) @ I1 [1]      xF100_17_22 (B3208-16-21) @ I [1]
   xF304_11_24 (B3506-10-23) @ I2 [2]      xF424_14_24 (B3509-13-23) @ I1 [1]
   xF424_14_24 (B3509-13-23) @ I4 [4]      xF424_16_24 (B3511-15-23) @ I2 [2]
   xF424_16_24 (B3511-15-23) @ I3 [3]      xF433_16_25 (B3663-15-24) @ I2 [2]


NETPOINTS DIFFERENCE betwen nets F111_143_7_in and 890807:
   xF641_21_25 (B3668-20-24) @ O [3]       xF641_21_25 (B3668-20-24) @ O [3]
   xF111_143_7 (B1050-138-6) @ I [1]       xF424_16_24 (B3511-15-23) @ I4 [4]
   xF424_8_20 (B2895-7-19) @ I3 [3]        xF434_19_24 (B3514-18-23) @ I4 [4]
   xF423_19_23 (B3362-18-22) @ I2 [2]      xF433_16_25 (B3663-15-24) @ I1 [1]
   xF304_11_24 (B3506-10-23) @ I3 [3]      ----------------------------------
   xF424_16_24 (B3511-15-23) @ I1 [1]      ----------------------------------


NETPOINTS DIFFERENCE betwen nets F434_19_24_in4 and 5910229:
   xF641_21_25 (B3668-20-24) @ nO [4]      xF641_21_25 (B3668-20-24) @ nO [4]
   xF424_16_24 (B3511-15-23) @ I4 [4]      xF111_143_7 (B1050-138-6) @ I [1]
   xF434_19_24 (B3514-18-23) @ I4 [4]      xF424_8_20 (B2895-7-19) @ I3 [3] 
   xF433_16_25 (B3663-15-24) @ I1 [1]      xF423_19_23 (B3362-18-22) @ I2 [2]
   ----------------------------------      xF304_11_24 (B3506-10-23) @ I3 [3]
   ----------------------------------      xF424_16_24 (B3511-15-23) @ I1 [1]


NETPOINTS DIFFERENCE betwen nets CROM_dir and nKEY:
   xF111_155_22 (B3342-150-21) @ O [2]      xF111_155_22 (B3342-150-21) @ O [2]
   PIN: o_CROM_dir [O]                      PIN: o_nKEY (82) [O]               


NETPOINTS DIFFERENCE betwen nets nKEY and 3610535:
   xF302_148_22 (B3335-143-21) @ O [3]       PIN: i_KEY_in [I]                   
   PIN: o_nKEY (82) [O]                      xF302_148_22 (B3335-143-21) @ O [3]
   xF302_85_16 (B2362-82-15) @ I2 [2]        xF302_85_16 (B2362-82-15) @ I2 [2] 
   xF302_70_18 (B2651-67-17) @ I2 [2]        xF302_70_18 (B2651-67-17) @ I2 [2] 
   xF303_152_22 (B3339-147-21) @ I1 [1]      xF303_152_22 (B3339-147-21) @ I1 [1]


NETPOINTS DIFFERENCE betwen nets F604_137_22_d and 4150499:
   xF100_99_15 (B2224-96-14) @ O [2]        xF100_99_15 (B2224-96-14) @ O [2]   
   xF100_100_15 (B2225-97-14) @ I [1]       xF100_100_15 (B2225-97-14) @ I [1] 
   xF100_116_15 (B2239-111-14) @ I [1]      xF100_116_15 (B2239-111-14) @ I [1]
   xF604_129_22 (B3316-124-21) @ I [1]      xF303_129_15 (B2252-124-14) @ I1 [1]
   xF604_137_22 (B3324-132-21) @ I [1]      xF303_130_16 (B2405-125-15) @ I1 [1]
   -----------------------------------      xF604_129_22 (B3316-124-21) @ I [1]
   -----------------------------------      xF604_137_22 (B3324-132-21) @ I [1]


NETPOINTS DIFFERENCE betwen nets F635_81_19_clk and 5070465:
   xF100_122_14 (B2093-117-13) @ O [2]       xF100_122_14 (B2093-117-13) @ O [2]
   xF212_116_14 (B2087-111-13) @ I2 [2]      xF212_116_14 (B2087-111-13) @ I2 [2]
   xF635_81_19 (B2814-78-18) @ nCLK [2]      xF635_81_19 (B2814-78-18) @ nCLK [2]
   xF635_81_20 (B2966-78-19) @ I [1]         xF635_81_21 (B3118-78-20) @ nCLK [2]
   xF635_81_21 (B3118-78-20) @ nCLK [2]      ------------------------------------


NETPOINTS DIFFERENCE betwen nets F303_129_15_in1 and 5230535:
   xF105_137_19 (B2868-132-18) @ O [2]       xF105_137_19 (B2868-132-18) @ O [2]
   xF303_129_15 (B2252-124-14) @ I1 [1]      xF303_126_16 (B2401-121-15) @ I1 [1]
   xF303_126_16 (B2401-121-15) @ I1 [1]      xF303_128_16 (B2403-123-15) @ I1 [1]
   xF303_128_16 (B2403-123-15) @ I1 [1]      xF303_132_16 (B2407-127-15) @ I1 [1]
   xF303_130_16 (B2405-125-15) @ I1 [1]      xF303_122_17 (B2549-117-16) @ I1 [1]
   xF303_132_16 (B2407-127-15) @ I1 [1]      xF303_133_18 (B2712-128-17) @ I1 [1]
   xF303_122_17 (B2549-117-16) @ I1 [1]      xF303_132_19 (B2863-127-18) @ I1 [1]
   xF303_133_18 (B2712-128-17) @ I1 [1]      ------------------------------------
   xF303_132_19 (B2863-127-18) @ I1 [1]      ------------------------------------


NETPOINTS DIFFERENCE betwen nets const_VDD and const_VDD:
   xF521_91_11 (B1608-88-10) @ CI [3]       xF615_20_6 (B0779-19-5) @ I [1]   
   xF521_54_12 (B1723-51-11) @ B [2]        xF521_91_11 (B1608-88-10) @ CI [3]
   xF961_61_11 (B1578-58-10) @ I4 [5]       xF521_54_12 (B1723-51-11) @ B [2] 
   xF521_54_13 (B1875-51-12) @ B [2]        xF961_61_11 (B1578-58-10) @ I4 [5]
   xF521_54_14 (B2027-51-13) @ B [2]        xF521_54_13 (B1875-51-12) @ B [2] 
   xF521_54_14 (B2027-51-13) @ CI [3]       xF521_54_14 (B2027-51-13) @ B [2] 
   xF615_141_13 (B1960-136-12) @ I [1]      xF521_54_14 (B2027-51-13) @ CI [3]
   xF961_61_13 (B1882-58-12) @ I3 [4]       xF615_141_13 (B1960-136-12) @ I [1]
   xF961_61_13 (B1882-58-12) @ I4 [5]       xF961_61_13 (B1882-58-12) @ I3 [4]
   xF635_141_15 (B2264-136-14) @ I [1]      xF961_61_13 (B1882-58-12) @ I4 [5]
   xF635_81_17 (B2510-78-16) @ I [1]        xF635_141_15 (B2264-136-14) @ I [1]
   -----------------------------------      xF635_81_17 (B2510-78-16) @ I [1] 
   -----------------------------------      xF635_81_20 (B2966-78-19) @ I [1] 


NETPOINTS DIFFERENCE betwen nets F615_20_6_d and 2170159:
   xF615_43_5 (B0650-42-4) @ O [4]       xF615_43_5 (B0650-42-4) @ O [4]
   xF615_20_6 (B0779-19-5) @ I [1]       xF961_15_8 (B1078-14-7) @ I1 [2]
   xF961_15_8 (B1078-14-7) @ I1 [2]      --------------------------------


COMPARE NETS DONE: 13 ERROR(S), 9 IGNORED, 1965 OK
Autor:  microlan [ 01.06.2019, 21:22 ]
Předmět příspěvku:  Re: GDG foto cipu
Při projíždění diferencí v předchozím příspěvku jsem narazil na problém, který nedokážu rozseknout. Navíc je to 2x na různých místech. Mikeši kde vidíš tu odbočku do Dčka a Radku kde je to Via na Ucc?

//Tak z5, díval jsem se na vedlejší propoj, ta VIA tam jsou, Takže Michale oprav si to. Když tak zítra dopřesním

Přílohy:
zahada.png
zahada.png [ 231.51 KiB | Zobrazeno 5150 krát ]
Autor:  suksoft [ 01.06.2019, 22:28 ]
Předmět příspěvku:  Re: GDG foto cipu
Microlan pise:
Kód:
NETPOINTS DIFFERENCE betwen nets F615_20_6_d and 2170159:
    xF615_43_5 (B0650-42-4) @ O [4]         xF615_43_5 (B0650-42-4) @ O [4]
    xF615_20_6 (B0779-19-5) @ I [1]         xF961_15_8 (B1078-14-7) @ I1 [2]
    xF961_15_8 (B1078-14-7) @ I1 [2]        --------------------------------

20_6 sem nepatří

Microlane muj program hlasi:
F615_20_6_d          F961_15_7       IN1       D  1030192 2170159 nesouhlasi cisla cest
                     F615_43_5       OUT       D  1030192 2170159 nesouhlasi cisla cest


Kdo to ma kde vyresit?

-------

Microlane na techto souradnicich jsou realne prokovy01.

Form1.gdg[437-8, 587] |= 256;
Form1.gdg[505 - 8, 587] |= 256;
Form1.gdg[573 - 8, 347] |= 256;
Form1.gdg[675 - 8, 347] |= 256;
Form1.gdg[199 - 8, 103] |= 256;

Ja je tam programove delam. Dopis je u sebe. Jinak na te souradnici napr. 103,199 realne davam VCC a cislo od 12 do 16. Tam je podle programu pripojovaci bod - to zadavam v mem GDG_pinout.csv.

=============

Jinak vcera jsem makal az do brzkeho rana a udelal jsem si svoji dalsi kontrolu. Umim kontrolovat druhou cast souboru testGDG_mod_exp.txt. Rano jsem zkusil nahrat posledni verzi z VAKu a zjistil jsem ze je vnitrne trosku jina nez predchazejici, uz tam neni F961A ale jen F961, takze jsem to upravil. Bohuzel ta verze obsahuje vyvody pred zmenou GDG_pinout.csv co delal Mikes a tak to na techto mistech ukazuje chyby. Jinak jsem ted zpracoval soubor od Microlana a rada chyb zmizela. Co tam zustalo jiste pujde vyresit.

Ted musim pockat az Mikes vyda novou verzi testGDG_mod_exp.txt.
Autor:  microlan [ 02.06.2019, 06:54 ]
Předmět příspěvku:  Re: GDG foto cipu
Radku Ty to máš správně. Michal musí ta Dčka odpojit od kolemjdoucích cest a připojit k Ucc
Autor:  chaky [ 02.06.2019, 11:42 ]
Předmět příspěvku:  Re: GDG foto cipu
Chystam se udelat VHDL "obalku", ktera bude nad tim jadrem, ktere ted analyzujeme. Potreboval bych vedet, jak funguji ty drivery IO portu. Mikesi?

Muj predpoklad je, ze napr. tak jak popisuji nize za pomoci VHDL - pokud je DIR = '1', tak je port "IO" vystupni a pokud je DIR = '0', tak je jeho vystup odpojen. Do portu "I" je neustale posilano to, co se nachazi na "IO".
potreboval bych vedet, zda je spravne polarita DIR a zda je do "I" kopirovanm vzdy stav z "IO", nebo zda je tomu treba nejak jiak.

Kód:
entity GDG_IO is
    Port (
           I : in  STD_LOGIC;
           O : out  STD_LOGIC;
           IO : inout  STD_LOGIC;
           DIR : in  STD_LOGIC);
end GDG_IO;

architecture RTL of GDG_IO is

begin

    IO <= O when DIR = '1' else 'Z';
    I <= IO;
   
end RTL;
Autor:  danhard [ 02.06.2019, 12:00 ]
Předmět příspěvku:  Re: GDG foto cipu
Není lepší použít IN, OUT, OE, PIN ?
Samotné O se mi plete s 0 a zádný směr DIR se tam nepřepíná, jenom enejbluje třístav, dovnitř se čte port stále.
Autor:  chaky [ 02.06.2019, 12:23 ]
Předmět příspěvku:  Re: GDG foto cipu
Nazvum portu/signalu IN a OUT se v kodu vyhybam zamerne. Idealni by bylo nejspise i_DATA a o_DATA.

Implikace O a 0 je sice vizualne mozna, nicmene nula jako nazev signalu je nepripustna a jelikoz nepracujeme s ciselnymi signaly, ale se skutecnymi bity, tak nulova hodnota musi byt napsana v apostrofu '0'.

Zda se jedna o DIR, nebo OE je v podstate predmetem dotazu. Ja jsem zapojeni te vstupne vystupni logiky jeste nevidel. Mikes ma v nazvech pinu surfix "_dir", tak to prozatim kopiruju podle nej.

danhard píše:
Není lepší použít IN, OUT, OE, PIN ?
Samotné O se mi plete s 0 a zádný směr DIR se tam nepřepíná, jenom enejbluje třístav, dovnitř se čte port stále.
Autor:  suksoft [ 02.06.2019, 13:35 ]
Předmět příspěvku:  Re: GDG foto cipu
Chaky na svuj web jsem dal soubor GDGpiny.zip od Pandy.

Ja jsem rozhodne proti oznaceni DIR. Spravne to aktivuje vystupni clen a tak idelani popis je neco jako OE.

Osobne jsem pro I_DATA, O_DATA, OE_DATA a ctyr bitove BLOCK_TYPE (ma to 10 kombinaci)

entity GDG_IO is
Port (
I_DATA, : out STD_LOGIC;
O_DATA : in STD_LOGIC;
OE_DATA : in STD_LOGIC;
BLOCK_TYPE: in STD_LOGIC_VECTOR 3 DOWNTO 0;

IO : inout STD_LOGIC;

end GDG_IO;

I_DATA - nacita data z vnejsku GDG
O_DATA - dava data ven do pocitace
OE_DATA - aktivuje vystupni obvod z tretiho stavu nebo aktivuje vystupni clen.
BLOCK_TYPE - zde se konstantou nastavuje typ vystupniho bloku

================

Dalsi co se musi zmenit je GDG_pinout.csv

Nekde se pouziva podtržítko, napr. AD7_out, jinde pomlčka napr. AD4_7-dir. Osobne jsem pro podtržítko.

Take se zde /MREQ ale uvnir testGDG_mod_exp.txt je nMREQ. Proto jsem pro zmenu na nMREQ at je to vsude stejne.
Autor:  danhard [ 02.06.2019, 13:49 ]
Předmět příspěvku:  Re: GDG foto cipu
Já se zase vyhýbám jednoznakovým názvům :)
Autor:  chaky [ 02.06.2019, 18:59 ]
Předmět příspěvku:  Re: GDG foto cipu
Nova verze gdg2vhdl-4.3 - https://www.ordoz.com/gdg2vhdl/4.0/


- odstraneny nadbytecne nety, ktere jsem predtim vytvarel pro vsechny piny (bude potreba vygenerovat novy test bench)

- volba "-g" generuje verilog (vysledny kod jsem overoval jen ocima, nevim, zda je plne kompatibilni s Vaskovym defgate.sv, zarucene vsak nesedi piny se stavajicim Vaskovym modelem)

- do archivu pribaleny posledni soubory od Radka a od Mikese
Autor:  chaky [ 02.06.2019, 19:18 ]
Předmět příspěvku:  Re: GDG foto cipu
Kam?

suksoft píše:
Chaky na svuj web jsem dal soubor GDGpiny.zip od Pandy.
Autor:  microlan [ 02.06.2019, 19:23 ]
Předmět příspěvku:  Re: GDG foto cipu
Asi sem do aktuálního datumu

http://www.radeksuk.cz/sharp/gdg/program/
Autor:  danhard [ 02.06.2019, 20:11 ]
Předmět příspěvku:  Re: GDG foto cipu
Verilog vítám, při VHDL zvracím :)

Pro převod do CPLD bych ale upravil ty sčítačky, které strašně sežerou.
Stránka 70 z 100 Všechny časy jsou v UTC + 1 hodina [ Letní čas ]
Powered by phpBB® Forum Software © phpBB Group
http://www.phpbb.com/