OldComp.cz

Jako jedna z posledních desek novodobé reinkarnace SAPI-1 pro provoz CP/M vzniká deska procesoru JPR-1V. Vzniká, protože originály JPR-1Z jsou drahé, pokud se vůbec objeví.

Kromě standardních digitálních bloků kolem CPU jsem dnes vyzkoušel i jednu částečně analogovou věc. Generátor taktovací frekvence. Pro sběrnici vyrábí standardní 2MHz a pro CPU Z80 je možno pomocí jumperů nastavit frekvenci 2,0 až 7,5MHz s krokem 0,5MHz. Jumpery na vstupu 74HCT193 jsou odstupňovány přímo v MHz takto: 4-2-1-1/2. Relativně jemné nastavení frekvence CPU je dáno požadavkem dělat pokusy s novou sběrnicí, kam až se tato frekvenčně dostane, a pak je tady do budoucna možnost akademické emulace ZX Spectra a tam bude dobré nastavit frekvenci CPU podle skutečného činitele brzdění CPU videoprocesorem.

Replika desek co má zkreslené není problém, aneb stačí říct.

Druhá věc je ta že moderní budiče sběrnic u těchto historických strojů mohou nadělat více škody než užitku, problém je strmost hran aneb čím vetší tím dříve se objeví odraz na vedení.

_________________
Ne všichni jsme měli z češtiny za jedna, aneb jsem dyslektik a dysgrafik.

http://www.sapi.cz/

Na druhou stranu existence dvou různých přístupů ke konstrukci téže karty bude ideálním srovnávacím materiálem pro "dlouhou" sběrnici. Pak bych Tě asi poprosil na nějaké akci vyzkoušet různé kombinace procesorových karet s ostatními kartami systému. Bohužel subrack se prý při specifikaci u výrobce "zpozdil" a tak na OCP a asi ani na Bytefestu ještě nebudou vzorky té nové dlouhé sběrnice v palcové míře na zkoušení. Bude na ukázku jen vnější bedna pro standardní SAPI-1 se standardní sběrnicí. Ale i ta vypadá dost dobře.

Jinak to, na co Petr upozornil, je problematika oddělovačů datové sběrnice na deskách SAPI-1, obecně pak impedanční zakončení všech signálů sběrnice a problematika odrazů na vedení. Na rozdíl od originální JPR-1Z která má 6ks "portových" obvodů MH3212 připojených na externí sběrnici a vytváří tím značně rozvětvený strom jako dělaný pro demonstraci odrazů, zkusil jsem tyto MH3212-ky na své verzi JPR-1V "schovat" za oddělovač datové sběrnice na stranu interní datové sběrnice. Samozřejmě bude upravena logická funkce pro přepínání směru tohoto oddělovače. Na rozdíl od MHB8286 chci vyzkoušet 74ABTH245.

Při úvahách kolem frekvence procesoru na standardní desce JPR-1Z a připravované JPR-1V jsem sestavil součtovou tabulku zpoždění všech obvodů po cestě vytváření a přijetí signálu RDY. A vyšla zajímavá věc.

Aby grafické karty AND-1Z/AND-1V/DGD-1/DGD-1V měly šanci shodit signál RDY do nuly a nechat tak provést korektní zápis do své videoram, tak pro takt procesoru Z80@2MHz je podmínka splněna vždy. Signál RDY je podle rychlostní třídy CPU vystaven na sběrnici za 440-470nsec, přičemž CPU zpětně testuje RDY minimálně po 680nsec od začátku taktu T1. Je tam tedy řádově 200ns rezerva.

Pokud zvýšíme takt procesoru na 4MHz, je signál RDY od grafické karty vystaven na sběrnici za 310-340nsec podle rychlostní třídy CPU. Jenže CPU testuje signál RDY za 300-350nsec. Budeme-li chtít provozovat kartu JPR-1Z na 4MHz, vyhoví paradoxně procesor Z84C00 se specifikací až pro 10MHz, a to tam bude rezerva jen 40ns.

Výše uvedené výpočty zohlednily maximální katalogové údaje o zpožděních obvodů, nikoliv ty typické. Ovšem CPU Z80 se specifikací 4MHz, provozovaný na 4MHz v podmínkách systému SAPI buď nepojede vůbec, nebo se jen těsně vejde do časování a provoz to asi nebude moc stabilní. Situace je tam taková, že signál RDY je na sběrnici platný 343nsec od začátku T1, kdežto CPU jej sám vyžaduje již po 305nsec. Tedy celých 40nsec před tím, než se z fyzikálních důvodů k němu tento signál může dostat.

Celý výše uvedený příspěvek se netýká funkčnosti Z80@4MHz na SAPI jako takové. Posuzuje pouze schopnost spolupracovat se standardními grafickými kartami, bez kterých ovšem provoz systému nemá moc smysl. Pokud by někdo byl ochoten přetaktovat svou originální JPR-1Z na 4MHz chod a vyzkoušet v praxi souběh s AND-1Z, byl by to jistě záslužný počin. Minimálně by umožnil vynechat zbytečné děličky 7493 na kartách JPR-1Z a rovnou tam osadit oscilátor 2MHz.

Tak jsem na tom mém dvojitém roštu přehodil propojky na JPR-1ZI z 2MHz na 4MHz a to jak pro CPU tak sběrnici. Deska videa je replika AND-1Z/89, CPU je UB880D a k mému překvapení to najelo, teda spon za studena, obraz chodí spolehlivě a výrazně rychleji. Funguje i čtení z FDC-1 a PMD32-SD přes DPP-1 v JPN-1 tj. za hromadou budičů.

Vrazil jsem tam i originál AND-1Z a taky to chodí spolehlivě a taktéž výrazně rychleji, taktéž v obrazu nejsou poruchy.

Nadalo mi to a vrazil jsem tam paralelně repliku AND-1Z/89, originál AND-1Z, AND-1V a DGD-1V a obraz na obou AND-1Z je v pořádku. Při té hromadě paralelně zapojených grafik jsou výpisy o poznání pomalejší. Prohodil jsem DGD-1V za DGD-1 a taktéž to chodí včetně jen samotné DGD-1.

_________________
Ne všichni jsme měli z češtiny za jedna, aneb jsem dyslektik a dysgrafik.

http://www.sapi.cz/

Moc díky za vyzkoušení. Kdyby ses nudil a chtěl v bádání pokračovat, kritický časový parametr je čas mezi pádem RDY na sběrnici do nuly a nejbližším pádem hodin CLK Z80 rovněž do nuly. Z8400/Z84C00 specifikace 4MHz tam potřebuje minimálně 70ns.

Odhadem koncem ledna bych měl mít uzavřenu kauzu sběrnice a zkusím proměřit originální řešení desky JPR-1Z, jaké tam jsou rezervy. Budou-li dostatečné, udělal bych desku JPR-1V se synchronním přepínáním frekvence 2/4MHz "za chodu", třeba i za cenu, že by se musely osadit logické obvody řady 74ALS. Ale už teď to vypadá, že frekvence CPU 5MHz či 6MHz se jaksi vzdalují.

Tak jsem na RDY a hodiny při 4MHz pověsil škopek a RDY šlo k nule vždy cca 25ns před náběžnou hranou hodin … bylo mi divné proč je to pořád jak podle kopíráku … tak jsem se koukl do schématu a požadavek RDY je synchronizován STSTB takže …

RDY generovala originál AND-1Z osázená klasikou až na IO DB1, DB2, DC3 a DD9 které jsou LS v ruSSkém provedení.

_________________
Ne všichni jsme měli z češtiny za jedna, aneb jsem dyslektik a dysgrafik.

http://www.sapi.cz/

Ještě dodatek … Smutný má v AR popis AND-1Z a

Výstupním signálem z dekodéru adresy je /SEL. Je-li tento signál v „nule“ je na adresové časti sběrnice adresa displeje. Invertovaný signál pak povoluje průchod signálu STSTB ze sběrnice a nastaví se na „jedničku“ klopný obvod WAIT (D1/9). Tím „spadne“ RDY na sběrnici a procesor by zařadil čekací cyklus TW.

Z80 negeneruje STSTB proto je na JPR-1Z obvod co tento signál generují z /IORQ a /MREQ přes hradlo 7408 a 74123 se upraví délka pulzu.

_________________
Ne všichni jsme měli z češtiny za jedna, aneb jsem dyslektik a dysgrafik.

http://www.sapi.cz/

Do třetice

Ten popis generování STSTB má smutný taktéž popsán v AR u popisu deska JPR-1Z .

_________________
Ne všichni jsme měli z češtiny za jedna, aneb jsem dyslektik a dysgrafik.

http://www.sapi.cz/

Však ano, v pořádku. Simulovaný signál STSTB, vyrobený na desce JPR-1Z, shodí při oslovené videoram RDY do nuly. Jenom ten RDY musí spadnout alespoň 70 ns před další týlovou hranou hodin CPU. Celý problém se točí kolem toho, za jak dlouho celá ta sekvenčně-kombinační mašinerie shodí ten RDY do nuly, bez ohledu na to, jak to funguje.

Jestli píšeš, že na 4MHz hodinách padá signál RDY do nuly 25ns před náběžnou hranou CLK, znamená to, že do týlové hrany mu zbývá 25ns + 125ns = 150ns. To vypadá dostatečně. Spíše až podezřele dobře. Ono to totiž znamená, že za 15ns projde signál "součtovým" hradlem 74LS08, nahodí MKO 74123, projde to dekodérem adresy na desce grafiky, sloučí se tam dalším hradlem se signálem STSTB a nahodí klopný obvod 74LS74 signálu RDY. To vše, znovu opakuji, za 15ns v logice 74LS. Divné. Ale asi to tak jde, když Ti to funguje.

Díky moc za měření, já se na to taky ještě kouknu.

Tak jsi mi vrazil brouka do hlavy a vytáhl jsem škopek a změřil kdy se mi u JPR-1ZI při 4MHz objeví STSTB …
Když spadne M1 je náběžná hrana STSTB za cca 130ns a délka STSTB je cca 76ns, když spadnou hodiny tak STSTB naběhne za cca 80ns a délka hodin v log 0 je cca 138ns (střídá hodin na sběrnici není 1:1 … hodiny jsou cca 3.998MHz).

Mám jen dvou kanálový škopek s možnou externí synchronizací, takže moc signálů najednou nezměřím. Mně spíše děsí, že mi ten dvojitý rošt jede na 4MHZ … RAM je moderní SRAM a mám pocit že 100ns, a na ZRMD-1 jsou snad 55ns SRAM ale zbytek je původní železo max. repliky. A k tomu mám oficiálně 2MHZ procesor aneb UB880D. A jako bonus je ve sběrnici PDK-1 abych se na ty signály dostal …

Jestli chceš ještě něco změřit tak dej vědět.

Ještě takové malé měřeníčko …

U repliky AND-1Z/89 jde RDY k zemi cca 30ns před náběžnou hranou hodin ale to je při výpisu DIR … pokud bliká kurzor tak RDY jde k zemi cca 15ns před tím než jdou hodiny k zemi, ale to samé dělá i originál AND-1Z. Délka RDY při blikání kurzoru je odhadem 70 až 100ns a při DIR to je až něco málo přes 1us.

U AND-1V jde při blikání kurzoru RDY k zemi cca 25ns před náměrnou hranou hodin a délka RDY je od cca 250ns do cca 650ns, a při DIR se to chová úplně stejně.

U DGD-1 při blikání kurzoru jde RDY k zemi cca 25ns před vzestupnou hranou hodin, Při DIR se to chová stejně. Délka RDY je až něco málo přes 1us. Vlastně v VRAM jede vlastní SYSTEM …

U DGD-1V jde RDY k zemi cca 40ns před vzestupnou hranou hodin. Délka RDY je až něco málo přes 1us.

Ty časy brát trochu s rezervou.

To co tam vyvádí AND-1Z a AND-1Z/89 nemám páru, ale u obou karet je chování jako přes kopírák … při blikání kurzoru je délka RDY stabilní ale generuje se jindy než při DIR. Při DIR lítá délka RDY podle toho jak to vyjde.

_________________
Ne všichni jsme měli z češtiny za jedna, aneb jsem dyslektik a dysgrafik.

http://www.sapi.cz/

Ta nesymetrická střída hodin v tom trochu dělá guláš. Zítra (vlastně dnes, jen trochu později) to zkusím přepočítat dle údajů, co jsi mi poslal.

Délka signálu RDY je vcelku bezvýznamná, ta se mění podle toho, jak se sejdou asynchronní hodiny procesoru a grafiky. I když něco to vlastně taky říká - jaký je průměrný počet čekacích stavů, zařazených při přístupu k videoram grafických karet.

Délka signálu STSTB je rovněž bezvýznamná za předpokladu, že nenaroste do extrému, viz poznámka Smutného, že max. 100ns je ideál. Jinak by to totiž mohlo dělat paseku, když chce grafika zrušit vkládání WAIT stavů. Ale tak rychlé ty grafiky nejsou a minimálně jeden čekací stav tam vloží vždy.

Píšeš, že po přechodu hodin do nuly naběhne STSTB za 80ns. STSTB je odvozen od /MREQ a v "cestě" má hradlo 74LS08, MKO 74123 a znovu 74LS08. Tyto čtyři objekty vytváří dle katalogu max. zpoždění 85+20+33+20=158ns. Pokud jsi Ty změřil 80ns, vypadá to, že skutečná zpoždění obvodů jsou na cca 51% vůči maximálním katalogovým hodnotám. U těch LSTTL bych tomu věřil, a u UB880D to asi zřejmě bude stejné. Problém je, že se na to nelze spoléhat. Třeba u AND-1V je jeden parametr 74LS166 SKORO přesně podle katalogu na maximu a proto se tam musí vybírat, pokud člověk nechce kupovat drahý 74ALS166. Každopádně ta měření ukazují, že realita je v tomto případě MNOHEM příznivější, než garantuje katalog výrobce.

MKO mám UCY 74123 …Tak jsem vyměnil GD74LS08 za 7408PC a zpoždění STSTB za M1 je cca 140ns a STSTB vůči hodinám cca 92ns, pro UCY 7408 jsou časy o pár ns horší.

Na replice AND-1Z/89 do toho trou házejí vidle portové operace, aneb se vkládá onen jeden čekací cyklus, DIR byl ale moc krátký tak jsem použil program CONSCAN a na C259.11 nahodil automatické opakování. RDY se pohybuje někde mezi 390 a 1160ns, typická délka RDY byla někde v rozmezí cca 400 až 980ns.

Na AND-1V se délky RDY pohybuje od cca 350 do 1160ns, typicky je to spíše 380 až 900ns.

Na DGD-1 se délky RDY pohybuje od cca 860 do 1340ns, občas tam problikne že se vložil snad jen jeden čekací cyklus. Typicky je to spíše cca 890 až 1250ns.

Na DGD-1V se délky RDY pohybuje od cca 340 do cca 1170ns , typicky je to spíše cca 400 až 970ns

Měřeno při 4MHz a s GD74LS08. To jestli se u AND-1Z/89 občas stihlo na jeden čekací cyklus, nejde poznat aneb portové operace … co mám na ta té adrese, co koliduje s AND-1Z(-89) si nějak nemohu vybavit. Ty typické časy brát dost s rezervou aneb to děsně lítalo.

7408 a 74123 jsou jednoduché obvody, takže tam asi budou slušné rezervy, kdežto 74166 je už docela slušně složitý obvod takže tam ty rezervy budou dost na knop (taktéž bude dost záležet na vnitřním uspořádání zapojení obvodu). Jinak třeba u měřících přístrojů z produkce TESLA BRNO je docela běžné že na kritických místech se součástky vybíraly. Případně když jsi chtěl postavit děličku deseti do 100MHz tak se taktéž vybíraly MH74S74 ale lepší na to jsou MH74S112. Tu UB880D jsem nevybíral a prostě jela na 4MHz … obvod se vyrábí jen jeden a podle toho jak se povede, se třídí. Údajně když INTEL dělal první PENTIA tak se třídily podle toho, jak topily a podle toho se určovala frekvence hodin. MHB1012 je oficiálně jen do 19200 BAUD ale chodí i na 38400 BAUD pokud má člověk štěstí ... vzor ze kterého MHB1012 okopírovali měl oficiálně max. 38400 BAUD. Ano spoléhat na to nejde a to ještě mám všechny novostavby v paticích, což situaci ještě zhoršuje. Ale zase pokud se bude vědět kde je problém a bude tam požadavek na konkrétní parametry IO tak to bude snesitelné, buď se tam budou muset dát IO co to zaručeně dají, nebo se bude muset vybírat (vlastně to u těch grafik máš aneb požadavek na max. zpoždění SRAM a pak tu 74x166).

_________________
Ne všichni jsme měli z češtiny za jedna, aneb jsem dyslektik a dysgrafik.

http://www.sapi.cz/

Na světě je návrh procesorové desky JPR-1V. Vychází z desky JPR-1Z a je její 100% kompatibilní náhradou, s výjimkou výstupního signálu RFSH (viz níže). Vůči originální JPR-1Z má tyto změny:

synchronní přepínání taktu CPU 2MHz/4MHz za chodu

dvě, jumperem přepínatelné verze BIOSu

paměti 74S287 nahrazeny obvody 74LS138/74LS688

BOOT ROM paměť MHB2716 nahrazena dostupnou 28C64

všechny výstupní signály z desky mají budiče 74LS125

mírné zkrácení rozvodu datové sběrnice na samotné desce

není vyveden signál /RFSH, na desce je pouze příprava

Deska prozatím vypadá takto:

Takový blbý dotaz … proč není vyveden signál /RFSH. Chápu že, u moderních reinkarnací se asi DRAM nepoužije, aneb velkokapacitní SRAM. Ale i tak je-li tam příprava tak to je takový problém ten signál vytáhnout ???

Ještě takové šťouchnutí … jestli to má být 100% kompatibilní náhrada tak to chce i ten /RFSH jinak to není 100% kompatibilní náhrada.

_________________
Ne všichni jsme měli z češtiny za jedna, aneb jsem dyslektik a dysgrafik.

http://www.sapi.cz/