OldComp.cz

Komunitní diskuzní fórum pro fanoušky historických počítačů


Právě je 28.03.2024, 11:06

Všechny časy jsou v UTC + 1 hodina [ Letní čas ]




Odeslat nové téma Odpovědět na téma  [ Příspěvků: 51 ]  Přejít na stránku 1, 2, 3, 4  Další
Autor Zpráva
PříspěvekNapsal: 27.08.2021, 23:44 
Offline
Profík

Registrován: 28.07.2018, 14:37
Příspěvky: 917
Has thanked: 43 times
Been thanked: 411 times
Při oživování desky BGP-1 jsem dospěl do bodu, kdy se mi zhruba jednou za půl minuty zapíše do DRAM v jinak funkční sestavě s deskou JPR-1 a funkčním BIOSem jeden až cca deset falešných bajtů do DRAM bez toho, aby tento zápis inicioval procesor. Ten falešný zápis proběhne i tehdy, pokud CPU vůbec neadresuje videoram a pouze čte z paměti! Přitom s grafickou kartou DGD-1 jede zmíněná deska procesoru naprosto bez chyb. A vlastně stejná chyba se objevuje se třemi deskami CPU, takže v nich to nebude. Pověsil jsem na vstup /WE pamětí DRAM klopný obvod, aby hlídal, zda nepřijde zápisový puls a on nepřišel - zato falešné zápisy opět proběhly. Ten časový interval kolem půl minuty jsem původně připisoval "záznějové" frekvenci, která je daná rozdílem lokálních oscilátorů na deskách CPU a grafiky, kdy v mezní situaci selže synchronizační interface na desce grafiky. Ale už jsem vyzkoušel cca 5 různých interface včetně originálu z AND-1Z/DGD-1 a tím to zřejmě není.

I když jsem pověsil na napájení další kondenzátory, zesíťoval napájení křížem (mimochodem nejhorší napěťové špičky napříč deskou jsou cca 0,2V a to je v tom ještě nabrumené rušení na měřicích drátech), vřadil jsem do signálových vodičů k DRAM odpory 33ohm, signály pro DRAM jsem zkusil budit obvody řady 7400/74LS/74ALS/74HCT, vyměnil jsem několik typů DRAM od různých výrobců, zpožďoval /RAS a /CAS sem a tam v krocích po cca 2-4ns a nic nepomáhá.

Jedna věc má ovšem mírně kladný dopad. A to je osazení multiplexerů 74F153. Tedy jen jednoho, protože jich víc nemám a čekám na zásilku z Mouseru. Ovšem i ten jeden kousek z celkových čtyř kusů 74153 na desce grafiky poněkud zmenšil počet falešných zápisů do DRAM. Naopak osazení 74ALS153 celkem dle očekávání situaci ještě zhoršilo. I když v řadě konstrukcí jsem našel buzení DRAM i obvody 74LS/74ALS, tak převládá buzení DRAM obvody základní řady 7400. Ale to může být dáno dobou, kdy konstrukce vznikly. S jednou výjimkou, a tou je zmíněná karta SAPI DGD-1. I když je osazena obvody ALS, tak budící signály pro DRAM jsou generovány obvody základní řady 7400.

Nemá někdo praktické zkušenosti, kam se zaměřit, nebo neměl stejné problémy u strojů, kde jsou tyto DRAM použity?


Nahoru
 Profil  
 
PříspěvekNapsal: 28.08.2021, 07:34 
Offline
Radil
Uživatelský avatar

Registrován: 13.05.2013, 17:48
Příspěvky: 529
Bydliště: Košice
Has thanked: 423 times
Been thanked: 265 times
Asi je to blbosť, ale nemôže byť problém v Refresh cykloch, teda že nedôjde k falošnému zápisu, ale naopak DRAM "zabudne" svoj obsah v niektorých bunkách?

_________________
https://pmd85.borik.net - PMD 85 Emulátor, PMD 85, PMD 32-SD
https://pp01.borik.net - PP 01 Emulátor, PP 01, SD-ROM Modul


Nahoru
 Profil  
 
PříspěvekNapsal: 28.08.2021, 09:13 
Offline
Profík

Registrován: 15.01.2014, 20:08
Příspěvky: 782
Bydliště: Šlapanice
Has thanked: 129 times
Been thanked: 97 times
Ty problémy mi něco připomínají a to stavbu repliky AND-1Z/89 aneb ta deska je velice citlivá na osazení IO. Co si tak vybavuji tak co zabralo u mě tak to u martina nemělo skoro vliv a naopak ale nakonec se dovedli vybrat IO tak aby to chodilo spolehlivě, samozřejmě jsme tam chtěli nacpat maximum TESLA ALS obvody, se kterými ta deska nepočítala. Nějak se nemohu zbavit dojmu, že čím více ty IO bily ke klasické řadě tak se to chovalo líp. https://www.8bity.cz/2021/postavte-si-pocitac-sapi-1-mame-obraz-and-1z-89/

DGD-1, BGP-1 ale i PMD-85 nepoužívá REFRESH, ten je zajištěn pravidelným vyčítáním dat pro zobrazování. DGD-1má rozlišeni 320x240 a BGP-1 ho má stejně jak PMD-85 s COLOR ACE. Tj. 288x256. A jak DGD-1 tak PMD-85 nemají problém s REFRESH ale používají jednobitové paměti.
Otázka je co je jinak u 4116/4164 a 4464/41464.

Objevuji se ty chyby i ve stínových DRAM pro COLOR ACE.

_________________
Ne všichni jsme měli z češtiny za jedna, aneb jsem dyslektik a dysgrafik.

http://www.sapi.cz/


Nahoru
 Profil  
 
PříspěvekNapsal: 28.08.2021, 09:24 
Offline
Profík

Registrován: 28.07.2018, 14:37
Příspěvky: 917
Has thanked: 43 times
Been thanked: 411 times
Reakce na Rombora:

Samozřejmě je to jedna z prvních věcí, která člověka napadne. Zvláště, když jsem zpřeházel adresové vodiče na vstupech multiplexerů tak, že jediným rozumným kritériem zůstalo, aby se ve spodní polovině adres (strobovaných signálem /RAS) prostřídaly všechny kombinace v intervalu 2ms.

Ale tím refrešem to se vší pravděpodobností není, protože když instrukcí HLT zastavím procesor nebo jej jen tak zacyklím instrukcí skoku na sebe sama, tak defekty přestanou na obrazovce přibývat. Vznik chyby (tedy nikým nevyžádaný zápis do DRAM) je jednoznačně podmíněn tím, že pamětem DRAM přijde kombinace /RAS a /CAS, bez ohledu na stav signálu /WE.

Tady je ještě potřeba říci, jak jsem konstrukčně řešil signál /CAS. Abych nemusel hradlovat signál /CAS signálem výběru videoram od CPU (při šesti pixelech na videobajt začíná být dost těsno pro zanášení dalších doplňkových zpoždění na hradlech), vyřešil jsem to tak, že když není SELECT videoDRAM, tak proběhne čtecí cyklus DRAM a data se "zahodí" (nenavzorkují se do výstupního registru, ze kterého si to pak CPU přečte). Tady je mi jasné, že jsem realizací celého cyklu nevybrané DRAM šel na půl cesty problému naproti, i když to pořád nevysvětluje tu primární příčinu - jak může DRAM provést zápis, když má celou dobu /WE neaktivní. A signál /WE samozřejmě v předchozím i aktuálním cyklu řádně končí se všemi předstihy a přesahy, požadovanými katalogem. Mohu potvrdit, že všechny! uváděné časové parametry v katalogu jsem při návrhu kontroloval a jsou dodrženy. Při zápisu do DRAM je použito časového schématu Early Write.

Paměti 4464 mají vstup /OE. Jak už tady někdo potvrdil, i v katalogu je uvedeno, že může být trvale aktivován (uzemněný), pokud je povolení výstupních dat řízeno signálem /CAS. Takto to bylo původně i u mne navrženo, ale zkoušel jsem i variantu, kdy jsem /OE pamětí 4464 připojil na /CAS. Ovšem chyby nepřestaly a probíhaly naprosto stejně.

V zásadě uvažuji nad dvěma možnostmi:

1) Impedanční problémy ve spojení s nějakým přechodným latchup efektem na vstupech DRAM. To by mohlo vyřešit použití obvodů řady 74F00 ve spojení s odpory 33ohm pro řízení DRAM.

2) Impulsní problémy v napájení DRAM. V této oblasti jsem však vyzkoušel už plno vylepšení, která jiné počítače zjevně nerespektují a přesto jedou.

Ještě doplněk pro EC1045:
- Chyby se objevovaly i ve stínových DRAM 4164. I když na jiných adresách. Ale teď mám 4164 vyndané z desky kvůli přípojných měřicích bodů. Vyzkouším, jak se chovají teď.
- REFRESH je samozřejmě zajišťován periodickým čtením videoram. Jen jsem ty adresové vodiče zpřeházel tak, ať na plošném spoji netahám adresy přes celou desku zprava doleva a zpět.


Naposledy upravil Libor L.A. dne 28.08.2021, 11:48, celkově upraveno 1

Nahoru
 Profil  
 
PříspěvekNapsal: 28.08.2021, 10:05 
Offline
Profík

Registrován: 28.07.2018, 14:37
Příspěvky: 917
Has thanked: 43 times
Been thanked: 411 times
Ještě schémata, časový diagram pro důležité signály a prototypová deska (exporty v GIFech)...


Přílohy:
bgp1.zip [374.91 KiB]
184 krát
Nahoru
 Profil  
 
PříspěvekNapsal: 28.08.2021, 13:24 
Offline
Profík

Registrován: 15.01.2014, 20:08
Příspěvky: 782
Bydliště: Šlapanice
Has thanked: 129 times
Been thanked: 97 times
Co jsem se tak díval tak tam máš jednu věc jinak než ostatní aneb jak máš připojené nevyužité vstupy pro LOG1 tj. LOG1 generuje hradlo. Co jsem překresloval hromadu desek tak si nepamatuji, že bych se s tímto setkal. Většinou byli ty nezapojené vstupy připojené přes odpor cca 1K – 560R na +5V, občas na hulváta rovnou k +5V ale našli se i nezapojené vstupy.

S další věcí co jsem se setkal teda jen na kontaktním poli je to že pokut část obvodu pracovalo na mezních parametrech (vstupní hradlo čítače) nebo do obvodu vedlo více signálu, co se měnili v rychlém sledu za sebou (výběr hradlovacího kmitočtu … 74151) tak bud obvod nepracoval vůbec (74151) nebo zbylé hradla byla nepoužitelná.

V tvém případě je na oné 7404 oscilátor, který dává té 7404 docela na prdel. Další věcí bude kudy je tažen ten signál LOG1 aneb zda se na něj něco nenaindukuje. A co jsem si všiml tak ten LOG1 jde snad přes celou desku a mimo jiné generuje LOG1 pro obvody 7474 které mají na starosti generování signálu /WE po DRAM … osobně bych použil pro LOG1 lokální odpor na +5V.




Nebo bych zkusil i poměnit obvody (technologicky tak i výrobce) i na místech kde to na první pohled nemá vliv na danou funkci. Ono kolikrát to písmenko „A“ na konci typového označení znamená dost zásadní změnu uvnitř obvodu … ale to předpokládám víš.

_________________
Ne všichni jsme měli z češtiny za jedna, aneb jsem dyslektik a dysgrafik.

http://www.sapi.cz/


Nahoru
 Profil  
 
PříspěvekNapsal: 28.08.2021, 14:03 
Offline
Pan Štábní
Uživatelský avatar

Registrován: 14.05.2013, 19:10
Příspěvky: 1486
Bydliště: Kurim
Has thanked: 828 times
Been thanked: 577 times
Bez /WE by to zapisovat nemělo. Zkus na /WE pověsit oscík a mrknout na to analogově. Ta úroveň tam může být taková nějaká, že DRAM to nadrbe, ale ten hlídací klopák nezareaguje.

Jo a ještě jsem koukal, jestli používáš tu Tvoji 2-deskovou sběrnici, tak na ní nemáš pullupy na /IOR /IOR /MR a /MW, bez nich mi to taky zapisovalo nesmysly na DTR-1.

_________________
http://www.8bity.cz


Nahoru
 Profil  
 
PříspěvekNapsal: 28.08.2021, 15:07 
Offline
Profík

Registrován: 28.07.2018, 14:37
Příspěvky: 917
Has thanked: 43 times
Been thanked: 411 times
Díky moc za podněty. V rámci vzdělávací hodnoty tohoto vlákna musím uvést, že:

- Pull-upy jsem samozřejmě zkoušel věšet na /mr, /mw, /ior, /iow ale nepomáhalo to. Navíc 8228 nepřepínám do 3. stavu, takže teoreticky (opakuji "teoreticky") by to ani nemělo vadit. Ale zkoušel jsem. Toto nepomáhá.

- Na tu potenciálně zarušenou log. 1 tvořenou uzemněným invertorem se jdu hned kouknout... Tohle by ve spojení s tím, co říkal Martin8Bity mohla být příčina. TTL úrovně log. 0 sice pokles na tomto signálu dosáhnout nemusí, ovšem DRAM už jej vyhodnotit jako log. 0 mohou. Hmm... Že by taková blbost? Pak dám vědět.


Nahoru
 Profil  
 
PříspěvekNapsal: 28.08.2021, 16:08 
Offline
Profík

Registrován: 28.07.2018, 14:37
Příspěvky: 917
Has thanked: 43 times
Been thanked: 411 times
Tak pokusy proběhly. Zesílení log. 1 tvořené původně invertorem nepomohlo. Ale nechal jsem tam ten pull-up odpor místo invertoru, protože tahle úprava tomu neuškodí.

Pull-up rezistory 1k na signálech /mr, /mw, /ior a /iow nepomohly, spíše k mému údivu zhoršily situaci (vadná 8228 to nebude, svatou trojici jsem zkoušel již dříve ve třech sadách).

Tak jsem alespoň udělal rodinné foto z dnešního dne. Uvidím, co udělají ty obvody 74Fxx až dorazí z Mouseru. Minimálně případný rozdíl v projevech těch defektů pomůže nasměrovat pozornost správným směrem. Doufám.

A ještě jedna připomínka: předchozí prototypová deska BGP-1 měla naprosto stejné chyby i s naprosto jiným routovacím designem a obvodovým řešením sběrnicových obvodů. Z toho mi nějak vyplývá, že to je buď čistá ideová chyba v návrhu nebo nějaký problém pramenící z reálných parametrů DRAM (spíše analogového charakteru).


Přílohy:
bgp1colortest.jpg
bgp1colortest.jpg [ 47.86 KiB | Zobrazeno 3922 krát ]
Nahoru
 Profil  
 
PříspěvekNapsal: 29.08.2021, 09:50 
Offline
Profík

Registrován: 19.12.2013, 16:54
Příspěvky: 554
Bydliště: Bratislava
Has thanked: 1 time
Been thanked: 115 times
Tak ten oscilátor je nejaký ... mal by mať na výstupe ešte jedno hradlo aby boli hrany dokonale rovné.
Štandartne je v spodnej časti (oscilátor) iba jeden kondenzátor, tak 1n5. V hornej zase vlastný x-tal.
Pozrel by som osciloskopom čo lezie z oscilátoru.

_________________
http://blog.3b2.sk/igi


Nahoru
 Profil  
 
PříspěvekNapsal: 29.08.2021, 11:19 
Offline
Profík

Registrován: 28.07.2018, 14:37
Příspěvky: 917
Has thanked: 43 times
Been thanked: 411 times
Když jsem dělal verzi 2 plošného spoje, vypustil jsem to "oddělovací" hradlo na výstupu oscilátoru, protože si myslím, že je úplně jedno, jestli "druhé" hradlo oscilátoru budí jeden vstup LSTTL v podobě toho "oddělovacího" hradla nebo je to LSTTL vstup následného obvodu 74LS175. Pořád je to zátěž jednoho vstupu LSTTL.

Ale pro jistotu jsem to vyzkoušel. Člověk někdy při té příležitosti přijde na kdeco. Bohužel oscilátor je na osciloskopu naprosto čistý. Ostatně kdyby nebyl, bylo by to vidět na stabilitě svislých linií kresby na obrazovce. Projevilo by se vše, včetně fázového kolísání oscilátoru. Vyzkoušel jsem i externí oscilátor 13,87MHz - výsledek včetně chyb je naprosto stejný.

Trochu mi vrtá hlavou článek, který jsem tuším tady na fóru někde četl. Jak se v číně učí vyrábět čipy a ty, co nejedou úplně na 100% je škoda taky neprodat. Takže asi ještě zkusím například z Jameca objednat jinou várku 4464. Ale to bude za dlouho. Musí se toho do objednávky nasbírat více.

Rozhodně díky za zájem.


DOPLNĚNO: Mimochodem, ještě zkusím nahradit 2x 4464 osmi obvody 4164 na nějaké redukční desce...


Nahoru
 Profil  
 
PříspěvekNapsal: 29.08.2021, 12:06 
Offline
Pan Štábní
Uživatelský avatar

Registrován: 14.05.2013, 19:10
Příspěvky: 1486
Bydliště: Kurim
Has thanked: 828 times
Been thanked: 577 times
Jestli chces jine 4464 na vyzkouseni, tak Ti klidne nejake poslu. Myslim, ze najdu i vic typu. Na OC party mi to pak muzes vratit. V pondeli poslu, v utery je mas.

_________________
http://www.8bity.cz


Nahoru
 Profil  
 
PříspěvekNapsal: 29.08.2021, 12:12 
Offline
Profík

Registrován: 28.07.2018, 14:37
Příspěvky: 917
Has thanked: 43 times
Been thanked: 411 times
Moc díky za nabídku. Já zkusím odpoledne vyzkoušet tu náhradu 8ks 4164 a pokud by se ukázal důvod vyzkoušet jiné 4464-ky, tak bych se ozval.


Nahoru
 Profil  
 
PříspěvekNapsal: 29.08.2021, 13:14 
Offline
Pan Štábní
Uživatelský avatar

Registrován: 14.05.2013, 19:10
Příspěvky: 1486
Bydliště: Kurim
Has thanked: 828 times
Been thanked: 577 times
No problem.

_________________
http://www.8bity.cz


Nahoru
 Profil  
 
PříspěvekNapsal: 29.08.2021, 14:12 
Offline
Profík

Registrován: 28.07.2018, 14:37
Příspěvky: 917
Has thanked: 43 times
Been thanked: 411 times
Náhrada 2x4464 osmi kusy 4164 se nezdařila. Sice to jelo, ale rušení na těch dlouhých přívodech přehlušilo užitečný signál a v něm viditelné případné defekty. Ale zjistil jsem dvě věci. Osazení 4464-150ns zvýšilo četnost defektů (přitom by nemělo, konstrukce je s rezervou spočítána na paměti 200ns). Delší vodiče = větší rušení. Ne že bych objevil Ameriku a nevěděl o tom, jen ty věci jednoznačně začínají ukazovat na fakt, že si budu muset pohrát s korektním potlačením odrazů na vedení k DRAM.

A pak je tu druhá možnost. Že je chyba někde v logických obvodech synchronizátoru (i když na osciloskopu není nic vidět).

Martine, nechme ty paměti úplně na OCP. Pokud si vzpomeneš, vem je tam, a tam je taky během dvou minut vyzkoušíme. Ten stroj jede pro účely demonstrace i s těmi defekty.


Nahoru
 Profil  
 
Zobrazit příspěvky za předchozí:  Seřadit podle  
Odeslat nové téma Odpovědět na téma  [ Příspěvků: 51 ]  Přejít na stránku 1, 2, 3, 4  Další

Všechny časy jsou v UTC + 1 hodina [ Letní čas ]


Kdo je online

Uživatelé procházející toto fórum: Czech Human a 6 návštevníků


Nemůžete zakládat nová témata v tomto fóru
Nemůžete odpovídat v tomto fóru
Nemůžete upravovat své příspěvky v tomto fóru
Nemůžete mazat své příspěvky v tomto fóru
Nemůžete přikládat soubory v tomto fóru

Hledat:
Přejít na:  
Založeno na phpBB® Forum Software © phpBB Group
Český překlad – phpBB.cz